匿名使用者 1級 2006-02-22 回答

邏輯電平的一些概念

要了解邏輯電平的內容，首先要知道以下幾個概念的含義：

1：輸入高電平（Vih）：

保證邏輯閘的輸入為高電平時所允許的最小輸入高電平，當輸入電平高於Vih時，則認為輸入電平為高電平。

2：輸入低電平（Vil）：保證邏輯閘的輸入為低電平時所允許的最大輸入低電平，當輸入電平低於Vil時，則認為輸入電平為低電平。

3：輸出高電平（Voh）：保證邏輯閘的輸出為高電平時的輸出電平的最小值，邏輯閘的輸出為高電平時的電平值都必須大於此Voh。

4：輸出低電平（Vol）：保證邏輯閘的輸出為低電平時的輸出電平的最大值，邏輯閘的輸出為低電平時的電平值都必須小於此Vol。

5：閥值電平（Vt）：

數位電路晶片都存在一個閾值電平，就是電路剛剛勉強能翻轉動作時的電平。它是一個界於Vil、Vih之間的電壓值，對於CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩定的輸出，則必須要求輸入高電平>

Vih，輸入低電平

對於一般的邏輯電平，以上引數的關係如下：

Voh

>

Vih

>

Vt

>

Vil

>

Vol。

6：Ioh：邏輯閘輸出為高電平時的負載電流（為拉電流）。

7：Iol：邏輯閘輸出為低電平時的負載電流（為灌電流）。

8：Iih：邏輯閘輸入為高電平時的電流（為灌電流）。

9：Iil：邏輯閘輸入為低電平時的電流（為拉電流）。

閘電路輸出極在整合單元內不接負載電阻而直接引出作為輸出端，這種形式的門稱為開路門。開路的TTL、CMOS、ECL門分別稱為集電極開路（OC）、漏極開路（OD）、發射極開路（OE），使用時應審查是否接上拉電阻（OC、OD門）或下拉電阻（OE門），以及電阻阻值是否合適。對於集電極開路（OC）門，其上拉電阻阻值RL應滿足下麵條件：

（1）：

RL

<

（VCC－Voh）/（n*Ioh＋m*Iih）

（2）：RL

>

（VCC－Vol）/（Iol＋m*Iil）

其中n：線與的開路門數；m：被驅動的輸入端數。

：常用的邏輯電平

·邏輯電平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。

·其中TTL和CMOS的邏輯電平按典型電壓可分為四類：5V系列（5V

TTL和5V

CMOS）、3。3V系列，2。5V系列和1。8V系列。

·5V

TTL和5V

CMOS邏輯電平是通用的邏輯電平。

·3。3V及以下的邏輯電平被稱為低電壓邏輯電平，常用的為LVTTL電平。

·低電壓的邏輯電平還有2。5V和1。8V兩種。

·ECL/PECL和LVDS是差分輸入輸出。

·RS-422/485和RS-232是串列埠的介面標準，RS-422/485是差分輸入輸出，RS-232是單端輸入輸出。

匿名使用者 1級 2006-02-22 回答

電平指兩點或幾點電量在相同阻抗下的相對比值。在邏輯電路中會指定兩點或幾點電量中的一個為基準，則比值大於1為高電平，小於1為低電平。

電平指電路中兩點或幾點在相同阻抗下電量的相對比值。這裡的電量指電功率、電壓、電流。如果這兩點是電路中同一訊號處理前後的兩點，則電平就是放大或衰減倍數。在聲學和訊號處理過程中，將倍數化為對數，並賦予一個專用單位“分貝”，記作“dB”。對於功率值：dB = 10 x log10（A/B）此處A、B代表參與比較的功率值；對於場量：dB = 20 x log10（A/B） = 10 × log10（A²/B）此處A、B代表參與比較的電流、電壓值等場量。

在邏輯電路中會指定兩點或幾點電量中的一個為基準（邏輯準位），則比值大於1為高電平，小於1為低電平。簡單的說就是高於基準的就是高電平，反之就是低電平。

電平是個無因次量（沒有單位的物理量）。很多邏輯電路（元件）廠商會為高低電平下的輸出或輸出量規定一個具體的電量值範圍，很多人將這個電量值也稱為電平。這種說法雖然偏離了電平原本的定義，但不影響（有助於）實際工作中電平概念的運用。

匿名使用者 1級 2006-02-22 回答

絕對高電平及低電平

在電子電路中，我們通常是以電路中的“地”（邏輯地或者實際地）的基礎0V為準的，那麼高於0V的就可以稱為高電平，低於0V的就可以稱為低電平。但是，由於電子元件或者是技術方面的原因，好像還不能把諸如0。0001V或者-0。0001V類的、稍稍高於或者低於0V電平的就統統劃分為高電平或者低電平，因為那樣太過於精確（絕對），在技術實施中要求太高，花費的代價也太大，而且太苛刻和必要性不大。所以，通常對高電平及低電平的劃分就設定了一個門限值——-+0。3——0。7V或者-0。3——-0。7V，當然這個門限值也與我們現在所用的半導體材料鍺、矽的導通電壓門限值有關了。這樣一來，既有了個基本的標準，又在技術上比較好解決了。

在實際運用中，許多電路也會設定一個標準來劃分一個界限的，如一臺儀器，製作者就可以以+5V為翻轉電壓值，並說明以+5V為門限值——高於+5V的統統為高電平（執行），低於+5V的統統為低電平（不執行），這樣更好製作和理解。

匿名使用者 1級 2006-02-22 回答

1高低是相對的。一般原理圖或完整的電路中，有一個或多個參考點，相對於當前迴路的參考點為基準來說，例如多為直流電源的負極；區域性考慮一輸入級相對電位使下級管子或積體電路的閘電路正導通時的電位即是高電平，不導通叫低電平。

2涉及各電路的“門坎”，高電平和低電平有時是一小範圍；有時是電源電壓的一半左右為中間量，數位電路高低電平接近正負電源值；

3用邏輯筆測試不同的積體電路試試，邏輯筆電源接法和要求，看看H和L指示燈，對應測量電壓，就能理解部分了。

匿名使用者 1級 2006-02-22 回答

高低電平是數字電路里的邏輯關係，因為電腦只能識別0，1兩個邏輯狀態。舉個簡單例子，我們規定分閘為0，合閘為1，假如485通訊，它的傳輸電平是-12到+12，那麼如果取-12到0為低電平，0到+12為高電平，裝置收到-6v的訊號，它轉給電腦就是0，那麼判斷為開關是分閘狀態。在遙測訊號時通常用四位邏輯值來表示，一般還會根據ct\pt的變比來乘上一個係數。