318007942 2008-07-28

雙極型電晶體把輸入端電流的微小變化放大後，在輸出端輸出一個大的電流變化。雙極型電晶體的增益就定義為輸出輸入電流之比（beta）。另一種電晶體，叫做場效電晶體（FET），把輸入電壓的變化轉化為輸出電流的變化。FET的增益等於它的transconductance， 定義為輸出電流的變化和輸入電壓變化之比。

場效電晶體的名字也來源於它的輸入端（稱為gate）透過投影一個電場在一個絕緣層上來影響流過電晶體的電流。事實上沒有電流流過這個絕緣體，所以FET管的GATE電流非常小。最普通的FET用一薄層二氧化矽來作為GATE極下的絕緣體。這種電晶體稱為金氧半導體（MOS）電晶體，或，金氧半導體場效電晶體（MOSFET）。因為MOS管更小更省電，所以他們已經在很多應用場合取代了雙極型電晶體。

首先考察一個更簡單的器件－MOS電容－能更好的理解MOS管。這個器件有兩個電極，一個是金屬，另一個是extrinsic silicon，他們之間由一薄層二氧化矽分隔開（圖1。22A）。金屬極就是GATE，而半導體端就是backgate或者body。他們之間的絕緣氧化層稱為gate dielectric。圖示中的器件有一個輕摻雜P型矽做成的backgate。這個MOS 電容的電特效能透過把backgate接地，gate接不同的電壓來說明。圖1。22A中的MOS電容的GATE電位是0V。金屬GATE和半導體BACKGATE在WORK FUNCTION上的差異在電介質上產生了一個小電場。圖示的器件中，這個電場使金屬極帶輕微的正電位，P型矽負電位。這個電場把矽中底層的電子吸引到表面來，它同時把空穴排斥出表面。這個電場太弱了，所以載流子濃度的變化非常小，對器件整體的特性影響也非常小。

圖1。22B中是當MOS電容的GATE相對於BACKGATE正偏置時發生的情況。穿過GATE DIELECTRIC的電場加強了，有更多的電子從襯底被拉了上來。同時，空穴被排斥出表面。隨著GATE電壓的升高，會出現表面的電子比空穴多的情況。由於過剩的電子，矽表層看上去就像N型矽。摻雜極性的反轉被稱為inversion，反轉的矽層叫做channel。隨著GATE電壓的持續不斷升高，越來越多的電子在表面積累，channel變成了強反轉。Channel形成時的電壓被稱為閾值電壓Vt。當GATE和BACKGATE之間的電壓差小於閾值電壓時，不會形成channel。當電壓差超過閾值電壓時，channel就出現了。

MOS電容：（A）未偏置（VBG＝0V），（B）反轉（VBG＝3V），（C）積累（VBG＝-3V）。

中是當MOS電容的GATE相對於backgate是負電壓時的情況。電場反轉，往表面吸引空穴排斥電子。矽表層看上去更重的摻雜了，這個器件被認為是處於accumulation狀態了。

MOS電容的特效能被用來形成MOS管。圖1。23A是最終器件的截面圖。Gate，電介質和backgate保持原樣。在GATE的兩邊是兩個額外的選擇性摻雜的區域。其中一個稱為source，另一個稱為drain。假設source 和backgate都接地，drain接正電壓。只要GATE對BACKGATE的電壓仍舊小於閾值電壓，就不會形成channel。Drain和backgate之間的PN接面反向偏置，所以只有很小的電流從drain流向backgate。如果GATE電壓超過了閾值電壓，在GATE電介質下就出現了channel。這個channel就像一薄層短接drain和source的N型矽。由電子組成的電流從source透過channel流到drain。總的來說，只有在gate 對source電壓V 超過閾值電壓Vt時，才會有drain電流。

MOSFET電晶體的截面圖：NMOS（A）和PMOS（B）。在圖中，S＝Source，G=Gate，D=Drain。雖然backgate圖上也有，但沒有說明。

MOS管的source和drain是可以對調的，他們都是在P型backgate中形成的N型區。在多數情況下，這個兩個區是一樣的，即使兩端對調也不會影響器件的效能。這樣的器件被認為是對稱的。在對稱的MOS管中，對soure和drain的標註有一點任意性。定義上，載流子流出source，流入drain。因此Source和drain的身份就靠器件的偏置來決定了。有時電晶體上的偏置電壓是不定的，兩個引線端就會互相對換角色。這種情況下，電路設計師必須指定一個是drain另一個是source。

Source和drain不同摻雜不同幾何形狀的就是非對稱MOS管。製造非對稱電晶體有很多理由，但所有的最終結果都是一樣的。一個引線端被最佳化作為drain，另一個被最佳化作為source。如果drain和source對調，這個器件就不能正常工作了。

電晶體有N型channel所有它稱為N-channel MOS管，或NMOS。P-channel MOS（PMOS）管也存在。圖1。23B中就是一個由輕摻雜的N型BACKGATE和P型source和drain組成的PMOS管。如果這個電晶體的GATE相對於BACKGATE正向偏置，電子就被吸引到表面，空穴就被排斥出表面。矽的表面就積累，沒有channel形成。如果GATE相對於BACKGATE反向偏置，空穴被吸引到表面，channel形成了。因此PMOS管的閾值電壓是負值。由於NMOS管的閾值電壓是正的，PMOS的閾值電壓是負的，所以工程師們通常會去掉閾值電壓前面的符號。一個工程師可能說，“PMOS Vt從0。6V上升到0。7V”， 實際上PMOS的Vt是從-0。6V下降到-0。7V。

樹袋熊Inn 推薦於2018-04-01

以共發射極電路為例，測試發射極和集電極之間電壓，電壓約等於電源電壓為截止，如果只有零點幾伏（不同三極體飽和壓降不同）且遠低於電源電壓為飽和，在兩者之間則為放大。

段雲亭9H 2008-07-28

最簡單的就是看BE極之間的電壓，大於0。7就是飽和，小於就是截止。

linzy58 2008-07-27

最簡單的就是看BE極之間的電壓，大於0。7就是飽和，小於就是截止。

adolescentc 2008-07-28

當然是測電壓了呀